選取條件:
Verilog

FPGA (Senior) Engineer (內湖) (3004982)
台北市內湖區
自動控制相關
韌體工程師
面議(經常性薪資4萬含以上)

1. Well-skilled FPGA RTL coding and optimization ability. 2. Working experience for FPGA/IC design. 3. Wireless communications and DSP knowledge. 4. Familiar with Verilog(VHDL),MATLAB.

伺服器硬體設計主任/經理 (內湖) (3005879)
台北市內湖區
電腦╱週邊設備製造
硬體工程研發主管
面議(經常性薪資4萬含以上)

1. 設計主任 : 5-7年伺服器硬體設計經驗 設計經理 :10年以上伺服器硬體設計經驗 2. Familiar with X86 design 3. Can use Cadence/Orcad and Allegro tools 4. Verilog coding capability is plus 5. Good English capability

5G Small Cell軟體設計工程師(課級~理級) (3008471)
台北市內湖區
電腦╱週邊設備製造
軟體工程師
面議(經常性薪資4萬含以上)

• FPGA, Verilog coding skill • C/C++ coding skill • Familiar with 3GPP NR physical layer specification • Familiar with O-RAN fronthaul specification • Familiar with DSP/digital frontend design

FPGA Engineer (3007559)
新竹縣竹東鎮
其他半導體相關
電子工程師
面議(經常性薪資4萬含以上)

1. 電氣工程、計算機工程或相關領域的博士或碩士,具有 3 年行業工作經驗,或學士學位,具有 5 年行業工作經驗 2. 精通Verilog或VHDL 3. 熟悉Xilinx或Altera FPGA產品和開發環境 4. 熟悉通信協議和行業標準接口,例如 PCIe、DDR2/DDR3、SPI、I2C、UART、以太網等。 5. 具有工業相機接口(Camera Link、GigE Vision 等)方面的經驗和知識者優先 6. 了解數字信號處理算法和技術者優先 7. 優秀的溝通和團隊合作能力 8. 能夠獨立工作並按時完成任務

數位IC設計工程師_Digital IC Design Engineer (3007412)
台北市中山區
IC設計相關
數位IC設計工程師
面議(經常性薪資4萬含以上)

- MS degree in Electrical Engineering,Computer Science or related field. - Proficient in Verilog coding and verification. - Experienced in front-end IC design flow. Preferred Qualifications: - Experienced in C language. - Experienced in scripting language. - Distinguished organizing abilities. - Outstanding problem analysis and debugging skills. - Optimistic and self-driven personality.

Dedgital Designer (Taipei) (3006918)
台北市中山區
IC設計相關
數位IC設計工程師
面議(經常性薪資4萬含以上)

1.with ASIC controller team to modeling the interface 2.while silicon bring up, build the script that can be used for debug and ATE. 3.EE BG 4.3+ years of experience working in high-speed I/O digital design, knowledge at protocol level preferred (mipi,pcie,usb) 5.familiar with verilog or systemverilog, logic design and curcuit modeling in RTL for mixed-signal blocks 6.experience with custom digital circuit design and adaptation algorithms, such as DFE,CTLE,CDR and offset cancellation

CPLD設計副理/經理 (3006995)
新北市汐止區
電腦╱週邊設備製造
數位IC設計工程師
面議(經常性薪資4萬含以上)

1.熱誠於CPLD,有EE經驗尤佳 2.熟悉Server產品架構,俱Server CPLD設計實務經驗及主管管理經驗 3. CPLD or FPGA相關經驗,熟悉verilog語法,有server開發經驗佳